Selasa, 08 September 2009

Hasil Pengukuran Data

Vref ADC (TP5) agar data digital yang diberikan dapat maximal sehingga harus diseting setengah dari tegangan maximal. Pada table 5.1 inputan Vref (TP5) 1,1 V agar tegangan stabil maka diberikan dioda zener. Berdasarkan perhitungan untuk tegangan (TP5) Vref 1,05 V. Tegangan Vref berdasarkan perhitungan dan percobaan terdapat perbedaan dikarenakan pada saat maximal percobaan tegangan input ADC (TP4) 2,2 maka Vref diseting 1,1 V.

5.2.3 Hasil Pengukuran Data
Dari tabel di atas dapat kita simpulkan bahwa antara hasil pengukuran dan percobaan terdapat sedikit perbedaan tetapi masih dalam batas toleransi.


Untuk dapat mengetahui nilai Kosentrasi Alkaline Phosphatase
(ALP) dapat menggunakan perhitungan :
 ALP = Δ A/menit x F
Dimana :
ΔA : Rata – rata peningkatan absorban permenit
F : Faktor kosentrasi zat larutan yang diketahui dari pabriknya ( Faktor ALP = 2750 )

Tempat dan Waktu Pembuatan Modul

4.10 Tempat dan Waktu Pembuatan Modul
Pembuatan modul ini dilakukan di Kampus Prodi Teknik Elektromedik Surabaya. Jadwal kegiatan penulis menurut jadwal kalender akademik yang ada di Politeknik Kesehatan Jurusan Teknik Elektromedik Surabaya.
Tabel 4.1 Jadwal Kegiatan
No Kegiatan Bulan
Nov Des Jan Feb Mar Apr Mei Jun Jul
1 Perumusan masalah
2 Study literature
3 Pembuatan proposal
4 Perencanaan modul
5 Pembuatan modul
6 Uji coba
7 Perbaikan
8 Ujian modul
9 Pembuatan KTI

bi-directional Port 1/0

Port 1
Port 1 adalah 8-bit bi-directional Port 1/0 denga internal pull up. Port 1 mempunyai buffer output yang dapat dihubungkan dengan 4 TTL input. Ketika logika 1 dituliskan ke port 1, pin ini dipull high dengan menggunakan internal pull up dan dapat digunakan sebagai input. Ketika sebagai input, pin port 1 yang secara eksternal dipull low akan mengalirkan arus 1 L karena internal pull up. Port 1 juga menerima address bawa selama pemrograman flash dan verifikasi.
Port 2
Port 2 adalah 8 bit bi-directional port 1/0 dengan internal pull up. Port 2 output buffer dapat melewatkan 4 TTL input. Ketika logika 1 dituliskan ke port 2, maka mereka dipull high dengan internal pull up dan dapat digunakan sebagai input.